PATENT ABSTRACTS OF JAPAN (11)Publication number: 03-100784 (43)Date of publication of application: 25.04.1991 (51)Int.Cl. G06G 7/18 (21)Application 02-232600 (71)Applicant number **PHILIPS** GLOEILAMPENFAB:NV (22)Date of filing: 04.09.1990 (72)Inventor: HUGHES JOHN B (30)Priority Priority number: 89 8920126 Priority date: 06.09.1989 Priority country: GB

(54) DIFFERENTIATION CIRCUIT

(57)Abstract:

PURPOSE: To differentiate an input signal in the configuration of sampled analog currents by providing first and second current memory cells, and a switcher which switches in a sampling cycle.

CONSTITUTION: This circuit is provided with a first current memory cell provided with a capacitor C2, a switcher S2, transistors T2 and T3, and a second current

memory cell provided with a capacitor C1, a switcher S1, and a transistor T1. The switchers S2 and S3 are closed in each sampling cycle ϕ1, and the switchers S1, S2 and S4 are closed in each sampling cycle ϕ2. Then, currents obtained by subtracting proper bias currents and currents generated by the transistor T1 from the input currents are supplied through the switcher S3 to the first current memory cell in the sampling cycle ϕ1, and the currents obtained by adding the proper bias currents to the input currents are supplied to the input of the second current memory cell in the sampling cycle ϕ2. A differentiated output signal is used by an output 17 only in each sampling cycle ϕ2, and otherwise used by an output 15.

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平3-100784

(43)公開日 平成3年(1991)4月25日

(51) Int. Cl. ⁵

4.

100

識別記号

FΙ

G 0 6 G 7/18

審査請求 有 請求項の数11 (全17頁)(19)

(21)出願番号

特願平2-232600

(22)出顧日

平成2年(1990)9月4日

(31) 優先権主張番号 8920126. 3

(32)優先日

1989年9月6日

(33)優先権主張国 イギリス (GB)

(71)出願人 999999999

コーニンクレッカ フィリップス エレ

クトロニクス エヌ ヴイ

N L

(72)発明者 ジョン バリイ ヒューズ

(54) 【発明の名称】微分回路

(57)【要約】

【目的】開閉される電流技術を用いるフィルタを構成す るために適切な組立ブロックをつくることにある

【効果】開閉電流回路の信号微分の関数の履行を簡単な らしめ微分回路を使用してのフィルタの構成を可能とす る。一方向電流を取扱うことのみ可能な電流メモリセル を用いて双方向電流を処理するのを可能とする

【産業上の利用分野】サンプルされたアナログ電流の形 態で入力信号を微分する微分回路に関する

【特許請求の範囲】

【発明の詳細な説明】

【図面の簡単な説明】

請求の範囲テキストはありません。

詳細な説明テキストはありません。

図面の簡単な説明テキストはありません。

B 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3−100784

⑤ Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月25日

G 06 G 7/18

R

6945 - 5B

審査請求 未請求 請求項の数 11 (全17頁)

◎発明の名称 微分回路

②特 願 平2-232600

②出 願 平2(1990)9月4日

優先権主張 図1989年 9月 6日図イギリス(GB)図8920126.3

⑫発 明 者 ジョン バリイ ヒユ イギリス国サセックス ホーブ ラングデール ガーデン

ーズ ス 38

⑪出 願 人 エヌ ベー フイリツ オランダ国5621 ベーアー アインドーフェン フルーネ

プス フルーイランペ パウツウエツハ1.

ンフアプリケン

砲代 理 人 弁理士 杉村 暁秀 外5名

明 細 魯・

- 1. 発明の名称 微分回路
- 2. 特許請求の範囲
 - 1. サンプルされたアナログ電流の形態で入力 信号を微分するための微分回路において、

2. 第1および第2の電流メモリセルの入力に 印加される単一方向電流を可能とする入力電 流にパイアス電流を加算する手段と、第1の 電流メモリセルの入力に印加するためサンプリング周期の1つの部分の間第2の電流メモリセルの出力からバイアス電流を減算する手段とを具えた、双方向電流形態の信号を微分するための請求項1記載の微分回路において、

前記微分された出力信号を導出する手段が 第1の電流メモリセルにより発生した出力電 流から適切なスケールのバイアス電流を減算 する手段を具えたことを特徴とする微分回路。

- 3. 微分器出力電流に比例する電流を第1および/または第2の電流メモリセルに印加された入力信号から減算する手段を具えた請求項1または2記載の微分回路。
- 4. 微分器出力電流に比例する電流が各サンプリング周期の1つの部分間にのみ入力信号から減算される請求項3記載の微分回路。
- 5. 微分器出力電流に比例する電流が微分器出力電流に対して反転されている請求項3または4記載の微分回路。
- 6. 電流メモリセルが入力電流を感知する感知

持開平3-100784(2)

手段と、入力電流を蓄える蓄積手段と入力電流を再生する再生手段とを有する請求項1から5いずれか記載の微分回路において、

感知および再生手段が同じデバイスを具えることを特徴とする微分回路。

7. 電流メモリセルがゲートとドレイン電極間に接続された開閉器を有する電界効果トランジスタを具え、その電界効果トランジスタは開閉器が閉じられている時感知手段として、開閉器が開かれている時再生手段として動作する請求項6記載の微分回路において、

前記書積手段が前記電界効果トランジスタのゲート・ソース間容量であることを特徴とする微分回路。

- 8. 別のコンデンサが前記トランジスタのゲートとソース電極間に接続されている請求項7 記載の微分回路。
- 9. 第1および/または第2の電流メモリセル が前記トランジスタのドレイン電極と前記開 閉器との間に別のカスケード接続された電界

効果トランジスタを具える請求項7または、8 記載の微分回路。

- 10. 第2の電流メモリセルが蓄えられた電流に 依存する電流を各々発生する複数の出力を具 える請求項1から9いずれか記載の微分回路。
- 11. 第2の電流メモリセルが1つまたはそれ以上の出力で発生されるべき蓄えられた電流に 比例する大きさを有する反転電流を可能とす る電流反転手段を有する請求項10記載の微分 回路。.

3. 発明の詳細な説明

(技術分野)

この発明はサンプルされたアナログ電流の形態で入力信号を微分する微分回路に関するものである。

(従来の技術)

サンプルされた信号とは反対の連続信号用の後 分回路はよく知られており、単に直列コンデンサ とシャント抵抗を具えていてもよく、あるいはそ の抵抗が演算増幅器まわりの饋還通路を形成して いてもよい。どちらの形態も集積された形態での すなわち集積回路の一部としての履行に特に便利 ということはない。

開閉されるコンデンサ技術を用いる微分回路は 文献, Chung-Yu Wu とTsai- Chung Yu 新らしい SC微分器を用いた高域通過と帯域通過レーダフィ ルタの設計 (The Design of High-Pass and Band -Pass Ladder Filters using Novel SC Differentiators *, IEEE International Symposium on Circuits and Systems, 1989, pp. 1463-1466 、に 開示されている。連統時間微分器からのフォワード オイラー(Forward Euler) およびバックワード オイラー(Backward Euler) 写像(mapping) とも示されておりそれらのフィルク設計への適用が与えられている。

本発明の目的は開閉される電流技術を用いるフィルタを構成するために適切な組立ブロックをつ くることにある。

開閉される電流技術はすでに文献, J. B. Hughes, N. C. Bird, I. C. Macbeth "アナログサンブルされたデータ信号処理の新らしい技術(A New Technique for Analogue Sampled-Data Signal Processing)". IBBB International Symposium on Circuits and Systems, 1989, pp. 1584-1587、にも開示されている。

前述の目的を達成するため本発明微分回路は、 サンプルされたアナログ電流の形態で入力信号を 微分するための微分回路において、当該回路が、 各々蓄えられるべき電流を受信する入力と蓄えられた電流を再生する出力とを有する第1および第

特開平3-100784(3)

2の電流メモリセルと、入力信号から第2の電流メモリセルの出力電流を減じた電流を各サンプリング周期の1つの部分の間に第1の電流メモリセルの入力に印加する手段と、入力信号を各サンプリング周期の他の部分の間に第2の電流メモリセルの入力に印加する手段と、微分された出する手段と第1の電流メモリセルの出力から導出する手段となりである。この回路を具えたことを特徴とするものである。この回路は開閉電流回路の信号微分の関数の履行を簡単ならしめ微分回路を使用してのフィルクの構成を可能とする。

多方向電流形態の信号を微分するための本発明 微分回路は、第1および第2の電流メモリセルの 入力に印加される単一方向電流を可能とする入力 電流にバイアス電流を加算する手段と、第1の電 流メモリセルの入力に印加するためサンブリング 周期の1つの部分の間第2の電流メモリセルの出 力からバイアス電流を減算する手段とを具え、さ らにその微分された出力信号を導出する手段が第 1の電流メモリセルにより発生した出力電流から 適切なスケールのパイアス電流を減算する手段を 具えたことを特徴とするものであってもよい。

この回路は一方向電流を取扱うことのみ可能な 電流メモリセルを用いて双方向電流を処理するの を可能とする。双方向電流は微分器入力に印加可 能で双方向電流はその微分器出力で有用となる。 一定の電流原により発生されるバイアス電流が微 分器を形成するモジュールに含まれてモジュール 間では伝播されない。このことは集積回路基板の 大面積にわたる電流源の整合と係わる問題を削減 する。

本発明微分器は、微分器出力電流に比例する電流を第1および/または第2の電流メモリセルに印加された入力信号から減算する手段を具えていてもよい。このことは連続時間微分器からフォワード オイラーまたは双線形写像を実行する微分器の構成や出力電流に比例する信号が減算される電流メモリセルに依存する損失微分器の構成を可能とする。

微分器出力電流に比例する電流は各サンプリン

グ周期の1つの部分間にのみ入力信号から減算されてもよい。この構成は双線形の理想的な損失あるパックワードおよびフォワードワード微分器を可能とする。

微分器出力電流に比例する電流は微分器出力電流に対して反転されてもよい。これにより出力信号は到達されるべく連続時間微分器からフォワード オイラー写像を与える入力信号からの減算が可能となる。

本発明に係る電流メモリセルは、入力電流を感知する感知手段と、入力電流を蓄える蓄積手段と入力電流を再生する再生手段とを有し、さらにその感知と再生手段とは同じデバイスを具えていてもよい。この事は到達される信号電流のより正確な処理を可能とするデバイスの非整合に起因する誤差を排除する。

本発明に係る電流メモリセルは、ゲートとドレイン電極間に接続された開閉器を有する電界効果トランジスタを具え、その電界効果トランジスタ は開閉器が閉じられている時感知手段として開閉 器が開かれている時再生手段として動作し、さらに蓄積手段が前記電界効果トランジスタのゲート・ソース間容量である構成であってもよい。この事は大規模集積回路でMOS 技術を用いて都合よく集積できる電流メモリを構成することを可能とする。

別のコンデンサがそのトランジスタのゲートとソース電極間に接続されてもよい。この事は感知された電流のより精確な再生を可能とする開閉器からの貫通の電荷の影響を削減するかもしれないが、集積化の形態がより大規模になり付加的な処理工程を含むという不利益が生ずるかもしれない。

第1および/または第2電流メモリは前記トランジスタのドレイン電極と前記開閉器との間に別のカスケード接続された電界効果トランジスタを 具えていてもよい。この事は第1のトランジスタ が電流源として作用する、すなわち開閉器が開かれている時、より高い出力インピーダンスを提供する。

第1の電流メモリセルは蓄積された電流に依存っ

装開平3-100784 (4)

する電流を各々発生する複数の出力を具えていて もよい。このようにして数多くのスケール付けさ れた出力が得られ、それらは第 L および/または 第 2 の電流メモリセルの入力へ饋還された出力電 流とは別に独立にスケール付けがなされる。

(実施例)

以下添付図面を参照し実施例により本発明を詳細に説明する。

第1図はコンデンサCを介して差動増幅器Aの 反転入力に接続される入力を有する公知の微分回 路を示す。抵抗Rは増幅器Aの反転入力と出力間 に接続され、一方増幅器Aの非反転入力はアース に接続されている。増幅器Aの出力は微分回路の 出力2に接続されている。当業者によく知られて いるように、微分回路の伝達関数は

第2図は電流源11とnチャネル電界効果トランジスタT1のドレーン電極との接合点に接続されている入力10を有する開閉電流技術を使用した本発

トランジスタT1のソース電極は負の給電路13に接 続されている。開閉器S1はトランジスタTIのドレ インとゲート電極間に接続され、一方コンデンサ Clはそのゲートとソース電極間に接続されている。 開閉器S3はトランジスタT1のドレイン電極と電流 顔14およびnチャネル電界効果トランジスタT2の ドレイン電極の接合点との間に接続されている。 .電流源14の他端は正の給電路12に接続され、一方 トランジスタT2のソース電極は負の給電路13へ接 続されている。開閉器S2はトランジスタT2のドレ インとゲート電極間に接続され、一方コンデンサ C2はそのゲートとソース電極間に接続されている。 トランジスタT2のゲート電極はnチャネル電界効 果トランジスタT3のゲート電極に接続されている。 トランジスタT3のソース電極は負の給電路13へ接 続され、一方そのドレイン電極は出力15と電流源 16を介して正の給電路12とに接続されている。ト ランジスタT2のドレイン電極はまた開閉器S4を介

明に係る微分回路の第1の実施例を示している。

電流源11の他端は正の給電路12に接続され、一方

して第2の出力17に接続されている。

電流源11と14は両方とも電流 jを発生し、一方電流源16は電流源Ajを発生する。トランジスタT3のチャネル幅/チャネル長比はトランジスタT2のA倍にとられている。開閉器52と53は各サンプリング周期(第3図参照)の部分φ1間に閉じられ、一方開閉器51、52および54は各サンプリング周期の部分φ2間に閉じられる。電流源は入力トランジスタT1またはT2を逆方向にバイアスしないで入力10に印加される双方向入力電流iとと与えている。

この回路の動作は次のように解析される。サンプリング周期(n-1) の部分 ø 2 間にトランジスタ T1を通る電流 I1は

 $I_1 = j + i(n-1)$ で与えられる。

サンプリング周期 n の部分φ l 間にトランジス クT2を通る電流 I. は

l₂=2j + i(n)-l₁ = j + i(n)-i(n-1) また I_2 =A I_2 で ここで I_3 はトランジスタT3を通る電流で I_3 (I_3)=A I_3 - I_3 (I_4)= I_4 (I_4)+ I_4 (I_4)- I_4 (I_4 (I_4 (I_4)- I_4 (I_4 (I_4 (I_4 (I_4)- I_4 (I_4

z ドメイン(domain)に変換すれば H(z)=io(z)/i(z)=-A(1-z-1)

これはパックワード オイラー写像(Backword Buler mapping)すなわち式(1) で $s \rightarrow (1/T)(1-Z^{-1}$ とおくことに対応し、ここでTはクロック周波数で Λ =CR/Tである。

第2図示微分回路はかくてコンデンサC2、開閉器S2、トランジスタT2とトランジスタT3を具える第1の電流メモリセルとコンデンサC1、開閉器S1とトランジスタT1を具える第2の電流メモリセルとを具える。各サンプリング周期の1つの部分の2の間に入力電流iから取扱われるべき双方向入力電流を与える適切なパイアス電流とともに開閉器S1が開かれている時電流源として作用するトランジスタT1により発生する電流を引いたものが開

特周平3-100784(5)

閉器\$3を介して第1の電流メモリセルへ給電される。各サンプリング周期の他の部分φ1の間に入力電流に適切なバイアス電流を加えたものが第2の電流メモリセルの入力に給電される。開閉器\$3と\$2とが開かれているとトランジスタT2は出力15に加っるに出力17で開閉器\$4を介して出力を与える電流源として作用する。微分された出力信号は各サンプリング周期の部分φ2の間のみ出力17でそれ以外は出力15でそれを介して利用される。

第4図は電流源21とnチャネル電界効果トランジスタ21のドレインとの接合点へ接続される入力20を有する本発明に係る微分回路の第2の実施例を示している。電流源21の他端は正の給電路22へ接続され、一方トランジスタT21のソース電極間に接続されている。開閉器\$21はトランジスタT21のゲートとドレイン電極間に接続されている。電流源24は正の給電路22とソース電極が負の給電路23に接続されている。電流源24は正の給電路22とソース電極が負の給電路23に接続されているカチャネル電界効果トランジスタT22のドレイン

電極間との間に接続されている。開閉器S22.はトランジスタT22 のゲートとドレイン電極間に接続され、一方コンデンサC22 はそのゲートとソース電極間に接続されている。

トランジスタT22 のゲート電極はソース電極が 負の給電路23へ接続されドレイン電極が電流源25 を介して正の給電路22へ接続されるnチャネル電 界効果トランジスタT23 のゲート電極へ接続され ている。トランジスタT23 のドレイン電極はソー ス電極が負の給電路23へ接続されるnチャネル電 界効果トランシスタT24 のドレインとゲート電極 へ接続されている。トランジスタT24 のゲート電 極はソース電極が負の給電路23へ接続されドレイ ン電極が電流源26を介して正の給電路22へ接続さ - れるnチャネル電界効果トランジスクT25 のゲー ト電極へ接続されている。トランジスタT25 のゲ ート電極はソース電極が負の給電路23へ接続され ドレイン電極が出力端子27と電流顔28を介して正 の給電路22とへ接続されるnチャネル電界効果ト ランジスタT26 のゲート電極へ接続されている。

トランジスタT21 のドレイン電極はトランジスタ T25 のドレイン電極と、開閉器\$23 を介してトラ ンジスタT22 のドレイン電極とに接続されている。

トランジスタT22 とT23 とは等しいチャネル幅 /チャネル長比を育するよう構成され、それでそれらは比が1の電流ミラー回路を形成する。電流 源21,24 と26は電流」を発生するよう配列され、 一方電流源25は電流2jを電流源28は電流Ajを発生 する。開閉器S22 とS23 は各サンプリング周期の 部分φ1の間は閉じられ、一方開閉器S21 は各サ ンプリング周期の部分φ2の間閉じられる。

この回路の動作は以下のように解析される。サンプリング周期 n-1の部分 ϕ 2 の間にトランジス ϕ T21 を通る電流 l_1 は

J₁= j + i(n-1)+ i₀(n-1)/A で与えられ、ここで i は入力電流i₀は出力電流で ある。

サンプリング周期 n の部分 φ l の間にトランジ 、スタT22 を通る電流 l。は

 $l_t=2j+i(n)+i_d(n)/A-l_t$

=2j+i(n)+io(n)/A-j-i(n-1)-io(n-1)/A = j+i(n)-i(n-1)+(io(n)-io(n-1))/A またio(n)=Aj-Io=Aj-Ais=Aj-Ais

=Aj-A(2j-[3)

ここで1, 1, 1, 1, 1, はトランジスタT23, T24, T25, T26 それぞれを通る電流であり、さらに

io(n)=-Aj+Al_a=-Aj+Al_a

 $=-Aj+A(j+i(n)-i(n-1)+(i_0(n)-i_0(n-1))/A)$

 $i_{\alpha}(n-1)=-\Lambda(i(n)-i(n-1))$

z ドメインに変換すれば io(z) z - '= Ai(z)(1-z-1)

 $H(z)=i_0(z)/i(z)=A(1-z^{-1})/z^{-1}$

これはフォワード オイラー写像(Forward Euler mapping)すなわち式(1) で $s \rightarrow (1/T)(2^{-1}/(1-2^{-1}))$ とおくことに対し、ここでTはクロック周波数で A=CR/Tである。この回路が非反転であり一方バックワード オイラーのものが反転であるのに注意 されたい。これは 2 つの回路を双 2 次曲面フィルタ部分(bi-quadratic filter sections)で組合わすとき有用になるだろう。

特周平3-100784(6)

反転微分回路の形態である本発明に係る微分回 路の第3の実施例は第5図に示されており、それ は電流源51とnチャネル電界効果トランジスタT51 のドレイン電極との接合点に接続される入力50を 具えている。電流源51の他端は正の給電路52に接 続され、一方トランジスタT51 のソース電極は負 の給電路53へ接続されている。開閉器S51 はトラ ンジスタT51 のドレインとゲート電極間に接続さ れ、一方コンデンサC51 はそのゲートとソース電 極間に接続されている。トランジスタT51のドレ イン電極は開閉器853 を介して電流源54とnチャ ネル電界効果トランジスタT52 のドレイン電極と の接合点に接続されている。電流源54の他端は正 の給電路52に接続され、一方トランジスタT52 の ソース電極は負の給電路53に接続されている。開 閉器\$52 はトランジスタT52 のドレインとゲート 電極間に接続され、一方コンデンサC52 はそのソ ースとゲート電極間に接続されている。トランジ スタT52 のゲート電極は2つの別のnチャネル電 界効果トランジスタT53 とT54 のゲート電極へ接

統されている。トランジスタT53のソース電極は 負の給電路53へ接続され、一方ドレイン電極は出 力55と電流源56を介して正の給電路52とに接続されている。トランジスタT54のソース電極は負の 給電路53に接続され、一方そのドレイン電極はロ チャネル電界効果トランジスタT55のドレインと ソース電極に、および電流源57を介して正の給電 路52に接続されている。トランジスタT55のソース電極は自の給電路53に接続され、一方そのゲート電極はロチャネル電界効果トランジスタT56の ゲート電極に接続されている。トランジスタT56の ゲート電極に接続されている。トランジスタT56の ゲース電極は自の給電路53へ接続され、一方そのドレイン電極はトランジスタT51のドレイン電極はトランジスタT51のドレイン電極と電流源58を介して正の給電路52とに接続されている。

トランジスクT52, T53 とT54 で形成される電流 ミラー回路は1:A:1の電流比を有して配置され、一方トランジスタT55 とT56 で形成される電流ミラー回路は1:1の電流比を有して配置されている。電流顔51,54,56,57 と58は電流j,j,Aj,2j

サンプリング周期n-1 の部分 φ 2 の間では
i₁=i(n-1)+j+i₁(n-1)
i₁=j-l₂=j-l₂
i₅=2j-l₄=2j-i₃/A
i₃=Aj-i。

従って[s=j+i。/A , i, = -i。/A それで i, (n-1)=-i。(n-1)/A それ故 l₁=J+i(n-1)-i。(n-1)/A サンプリング周期 n の部分 φ 1 の間では l₂=i(n)+2j+i, (n)-[₁=l₂/A それ故j- i。(n)/A=2J+i(n)- i。(n)/A-j-i(n-]) -i。(n-1)/A

i. (n-1)=-A(i(n)-i(n-1))

i. $(z)z^{-1} = -Ai(z)(1-z^{-1})$

 $H(z)=i_*(z)/i(z)=-A(1-z^{-1})/i^{-1}$

これはフォワード オイラー写像すなわち式(1) で $s \rightarrow (1/T) (z^{-1}/(1-z^{-1}))$ とおくことに対応し、Tはサンプリング周期でA=CR/Tである。

第6図は双線形微分器の形態の本発明に係る微分回路の第4の実施例を示し、それは電流源61と n チャネル電界効果トランジスクT61 のドレイン電極との接合点に接続される入力60を具えている。電流源61の他端は正の給電路62へ接続され、一方トランジスタT61 のソース電極は負の給電路63に接続されている。開閉器S61 はトランジスタT61 のドレインとゲートとソース電極間に接続され、一定をは開閉器S63 を介して電流源64と n チャネル電界効果トランジスタT62 のドレイン電極との接合点に接

特別平3-100784 (ア)

続されている。電流顔64の他端は正の給電路62へ 接続され、一方トランジスタT62 のソース電極は 負の給電路63へ接続されている。開閉器562 はト ランジスタT62 のドレインとゲート電極間に接続-され、一方コンデンサC62 はそのゲートとソース 電極間に接続されている。トランジスタT62 のゲ ート電極はソース電極が負の給電路63に接続され、 ドレイン電極が正の給電路62に電流源65を介して 接続されるnチャネル電界効果トランジスタT63 のゲート電極に接続されている。トランジスタT63 のドレイン電極はソース電極が負の給電路63へ接 続されるnチャネル電界効果トランジスタT64 の ドレインとゲート電極に接続されている。トラン ジスタT64 のゲート電極はソース電極が負の給電 路63に接続される2つの別のnチャネル電界効果 トランジスタT65 とT66 のゲート電極に接続され ている。トランジスタT65 のドレイン電極は正の 給電路62に電流源86を介しておよびトランジスタ T61 のドレイン電極に開閉器\$64 を介して接続さ れている。トランジスタT66 のドレイン電極は出

力67と電流源68を介して正の給電路62に接続されている。

動作に際し入力電流iは入力60へ給電され出力電流i. は出力67から取出されて利用される。開閉器562 と563 は各サンプリグ周期の部分φ1の間は閉じられ、一方開閉器561 と564 は各サンプリング周期の部分φ2の間は閉じられる。電流額61.64,65,66 と68は電流J.j.2j,jとAjそれぞれを発生する。トランジスタT62 とT63 により形成される電流ミラー回路は電流比1:1を有し、一方トランジスタT64.T65 とT66 で形成される電流ミラー回路は1:1:Aの電流比を有する。

第6図に示される微分器の動作は以下のように解析される。サンプリング周期(n-1) の部分 φ 2 の間にトランジスタT61 を通る電流には式

lı=j+i(n-1)+i₀(n-1)/A で与えられる。

サンプリング周期nの部分φ1の間にトランジスタT62 を通る電流1xは次の式で与えられる。

[2=2j+i(n)-[1

=2j+i(n)-(j+i(n-1)+i,(n-1)/A) =j+i(n)-i(n-1)-i,(n-1)/A i,(n)=Aj-I,=A(j-I,)=A(j-I,) =Aj-A(2j-I,)=-Aj+AI,=-Aj+AI,

それ故 læ=j+io(n)/A、

 \mathcal{L} \mathcal{L}

Σドメインに変換すれば

 $i_a(z)(1+z^{-1})=Ai(z)(1-z^{-1})$

 $H(z)=I_0(z)/I(z)=A(1-z^{-1})/(1+z^{-1})$

これはzドメインへの双線形写像、連続時間微分関数H(s)=sCRで $s \rightarrow (2/T)((1-z^{-1})/(1+z^{-1}))$ とおくことに対応する。ここでA=2CR/T。

第7図は連続時間損失微分器(continuous time lossy differentiator)からパックワード オイラー写像を実行する損失微分器形態の本発明に係る微分回路の第5の実施例を示す。第7図示のごとくこの微分回路はノード (node)72 に接続される入力71を有している。ノード72にはまた3つの開閉器871 から873 の1端と、2つのnチャネル

電界効果トランジスタT71とT72のドレイン電極 と、電流源73の1端が接続されている。電流源73 の他端は正の給電路74に接続され、一方トランジ スタT71 とT72 のソース電極は負の給電路75に接 続されている。開閉器871 の他端はトランジスク T71 のゲート電極と他端が負の給電路75へ接続さ れるコンデンサC71 との結合点に接続されている。 開閉器S72 の他端はトランジスタT72 のゲート電 極と他端が負の給電路へ接続されるコンデンサC72 との接合点に接続されている。トランジスタT72 のゲート電極は2つの別のnチャネル電界効果ト ランジスタT73 とT74 のゲート電極に接続されて いる。トランジスタT73 のソース電極は負の給電 路75へ接続され、一方そのドレイン電極は開閉器 S73 の他端と電流源76を介して正の給電路74に接 続されている。トランジスタ174 のソース電極は 負の給電路75へ接続され、一方そのドレイン電極 は出力端子77と電流源78を介して正の給電路74と に接続されている。

動作に際し入力電流 i は入力71へ印加され出力

特閒平3-100784 (8)

電流i。は出力77に発生する。電流源73,76 と78は 電流2j,Bj とAjそれぞれを発生する。トランジス タT72,T73 とT74 により形成される電流ミラー回 路は電流比1:B:Aを有する。開閉器\$72 と\$73 は各サンプリング周期の部分φ1の間は閉じられ、 一方開閉器\$71 は各サンプリング周期の部分φ2 の間閉じられる。

第7図示微分回路の動作は以下のように解析される。サンプリング周期(n-1)の部分 φ2の間、トランジスタT71の電流 I, は以下の関係で与えられる。

1 = 2 j + i (n-1) - i 2

ここで 12はトランジスタT72 を通る電流である =2j+i(n-1)-1./A

ここで1,はトランジスタT74 を通る電流である =2j+i(n-1)-(Aj-i。(n-1))/A

 $= j + i(n-1) + i_0(n-1)/A$

サンプリング周期 n の部分 φ] の間電流[2は以下の関係で与えられる。

 $I_z=2j+i(n)+Bi_0(n)/A-I_1$

2 ドメインに変換すれば

$$i_{0}(z)(1+B-z^{-1}) = -Ai(z)(1-z^{-1})$$

$$iI(z) = -A(1-z^{-1})/(1+B-z^{-1})$$

$$= \frac{-A(1-z^{-1})/(1+B)}{1-z^{-1}/(1+B)}$$
(2)

連続時間損失微分器は増幅器Aの入出力間に別のコンデンサC1を接続して第1図に示される理想的微分器を変更することにより形成してもよい。

この損失微分器の伝達関数が

$$H(s) = \frac{-C/C1}{1+1/sC1R} = \frac{-x}{1+1/s \tau}$$

で与えられることは容易に示される。

パックワード オイラー写像を用い s→(1-2-1

/TとおくとH(z)=-x/(1+T/(1-z ⁻¹))、ここでTは サンプリング周期である。

$$H(z) = \frac{-x(1-z^{-1})/(1+T/\tau)}{1-z^{-1}/(1+T/\tau)}$$
(3)

ここでx=C/C1, $\tau=C1R$ である。

関係式(2) は関係式(3) に写像され、ここで A=x, $B=T/\tau$ である。結果的に第7図示像分回路は 連続時間損失微分器からバックワード オイラー 写像を実行する損失微分器であることがわかる。

もしフォワード オイラー写像 $s \rightarrow (I-z^{-1})/Tz^{-1}$ が用いられる時には

第8図は連続時間損失微分器からフォワードオイラー写像を実行する損失微分器の形態の本発明に係る微分回路の第6の実施例を示す。第8図に示すごとく微分回路はノード82に接続される入力81を有している。ノード82には3つの開閉器S81、S82とS83、2つのnチャネル電界効果トランジ

スタT81 とT82 のドレイン電極、および他端が正 の給電路84に接続される電流源83の1端が接続さ れている。開閉器S81 の他端はトランジスタT81 のゲート電極と他端が負の給電路85に接続される コンデンサC81の1端との接合点に接続されてい る。開閉器S82 の他端はトランジスタT82 のゲー ト電極と他端が負の給電路85に接続されるコンデ ンサC82 の1端との接合点に接続されている。ト ランジスタT81 とT82 のソース電極は負の給電路 85に接続されている。トランジスタT82 のゲート 電極はソース電極が負の給電路85に接続されドレ イン電極が正の給電路84に電流源86を介して接統 されるnチャネル電界効果トランジスタ183 のゲ ート電極に接続されている。トランジスタT83 の ドレイン電極はソース電極が負の給電路85に接続 されるnチャネル電界効果トランジスタT84 のド レインとゲート電極に接続されている。トランジ スタT84 のゲート電極は2つの別のnチャネル電 界効果トランジスタT85 とT86 のゲート電極に接 続されている。トランジスタT85 のソース電極は

特別平3-100784(9)

負の給電路85に接続され、一方そのドレイン電極は開閉器83の他端と電流源87を介して正の給電路84とに接続されている。トランジスタT86のソース電極は負の給電路85に接続され、一方そのドレイン電極は出力端子88と電流源89を介して正の給電路84とに接続されている。

動作に際し入力電流iは入力81に印加され出力電流i。は出力88に発生する。電流源83,86,87と89は電流2j,2j,BjとAjそれぞれを発生する。トランジスタT82とT83により形成される電流ミラー回路は1:1の電流比を有し、一方トランジスタT84,T85とT86により形成される電流ミラー回路は1:B:Aの電流比を有する。開閉器S82は各サンプリング周期の部分φ1の間閉じられ、一方開閉器S81とS83は各サンプリング周期の部分φ2の間閉じられる。

第8図示回路の動作は以下のように解析される。 サンプリング周期(n-1)の部分 Ø2の間トランジ スタT81を通る電流は以下の関係を与える。

1,=2j+i(n-1)+Bio(n-1)/A-1;

式(5) は式(4) に写像され、この時 $B=T/\tau$ である。

従って第8図示回路は連続時間損失微分器のフォワード オイラー写像を形成することがわかる。連続時間損失微分器の双線形写像 $s \rightarrow (2/T)$ $((1-z^{-1})/(1+z^{-1}))$ が使用される時には、連続時間関係H(s) = x/(1+1/s) からz ドメインへの写像は以下のようになる。

$$H(z) = \frac{-x}{1 + \frac{T}{2\tau} \cdot \frac{1 + z^{-1}}{1 - z^{-1}}}$$

$$= \frac{-x(1 - z^{-1})}{1 - z^{-1} + T(1 + z^{-1})/2 \tau}$$

$$= \frac{-x(1 - z^{-1})}{1 + T/2\tau - z^{-1}(1 - T/2\tau)}$$

$$= \frac{-x(1 - z^{-1})/(1 + T/2\tau)}{1 - z^{-1}(1 - T/2\tau)/(1 + T/2\tau)}$$

ここでl₂はトランジスタT82 を通る電流である。 l₂=l₄=2j-l₄=2j-l₆/A

=2
$$j-(j-i_0(n-1)/A)$$

= $j+i_0(n-1)/A$

ここで1。 1.などはトランジスタT83, T84 など を通る電流である。

それ故 l:=2j+i(n-1)+Bio(n-1)/A -(j+io(n-1)/A)

 $=j+i(n-1)-(1-B)i_0(n-1)/A$

サンプリング周期 n の部分 φ l の間電流! は次の関係で与えられる。

 $I_2=2j+i(n)-I_1$ =2j+i(n)-(j+i(n-1)-(1-B)i₀(n-1)/A) $i_0(n)=A(I_2-j)$

 $=A(i(n)-i(n-1)+(1-B)i_0(n-1)/A)$

 $i_0(n)-(1-B)i_0(n-1)=A(i(n)-i(n-1))$

 $i_0(z)(1-(1-B)z^{-1})=Ai(z)(1-z^{-1})$

zドメインに変換すると

$$H(z) = \frac{A(1-z^{-1})}{1-(1-B)z^{-1}}$$
 (5)

$$= \frac{-x(1-z^{-1})/(1+T/2\tau)}{1-(1-\frac{T/\tau}{1+T/2\tau}z^{-1})}$$
 (6)

式(6) は式(4) に写像可能で $x \rightarrow x(1+T/2\tau)$ および $T/\tau \rightarrow (T/\tau)/(1+T/2\tau)$ である。

従って第8図示微分器はまた適切なスケーリング因子がAとBについて選択されるなら損失連続時間微分器からの双線形写像が実行可能と思われる。

第9図は電流源91とnチャネル電界効果トランジスタT91のドレイン電極との接合点に接続される入力90を有する本発明に係る微分回路の第7の実施例を示す。電流額91の他端は正の給電路92に接続され、一方トランジスタT91のソース電極間に接続されている。開閉器591はトランジスタT91のドレインとゲート電極間に接続されている。開閉器593はトランジスタT91のドレイン電極と電流額94およびpチャネル電界効果トランジスタT92のドレイン電極と

特閒平3-100784 (10)

接合点との間に接続されている。電流顔94の他端は負の給電路93に接続され、一方トランジスタT92のソース電極は正の給電路92に接続されている。 開閉器592はトランジスタT92のゲートとドレイン電極間に接続され、一方コンデンサC92はそのゲートとソース電極間に接続されている。トランジスタT92のゲート電極はソース電極が正の給電路92に接続されドレイン電極が出力95と電流源96を介して負の給電源93とに接続されるロチャネル電界効果トランジスタT93のゲートに接続されている。

動作において入力信号iは入力90に印加され出力電流ioは出力95で発生する。電流源91と94は電流jを発生し、一方電流源96は電流Ajを発生する。開閉器S91 は各サンプリング周期の部分φ2間に閉じられ、一方開閉器S92 とS93 は各サンプリング周期の部分φ1間に閉じられる。

第9図示回路の動作は以下のように解析され、 ここで 1. [₂および[₂はトランジスタT9], T92 お よびT93 それぞれを通る電流である。

が出力95に接続されるだろう。

第10図は本発明に係る微分回路の第8の実施例の回路線図を示す。第10図に示す実施例は双線形理想的微分器の別の形態である。

それは電流顔201 とnチャネル電界効果トラン ジスタT201のドレイン電極との接合点に給電する 入力200 を具えている。開閉器S201はトランジス タT201のドレインとゲート電極間に接続され、一 方コンデンサC201はそのゲートとソース電極間に 接続されている。電流源201の他端は正の給電路 202 に接続され、一方トラシジスタT201のソース 電極は負の給電路203 に接続されている。トラン ジスタT201のドレイン電極は開閉器\$203を介して 電流顔204 とnチャネル電界効果トランジスタ T202のドレイン電極との接合点に接続されている。 電流顔204 の他端は正の給電路202 に接続され、 一方トランジスタT202のソース電極は負の給電路 203 へ接続されている。トランジスタT202のドレ イン電極はそのゲート電極へ開閉器\$202を介して 接続され、一方コンデンサC202はそのゲートとソ

サンプリング周期(n-1) の部分 φ 2 の間
l₁=j+i(n-1)
サンプリング周期 n の部分 φ 1 の間
l₂=j+l₁-i(n)-j=-i(n)+j+i(n-1)
=l₂/A=j+i₀(n)/A
i₀(n)/A=-i(n)+i(n-1)
z ドメインへ変換すれば
i₀(z)=-Ai(z)(1-z⁻¹)

 $H(z) = -A(1-z^{-1})$

第2図を参照して説明した実施例と同じくこれ は連続時間微分器からのバックワード オイラー 写像に対応する。

明らかに微分器の他の形態は両極性の電流メモリセルを用いて形成可能であろう。

処理される信号が単一方向電流なら電流源91,94 と96を廃することができるだろう。入力90に常時流れこむ電流についていえば、この構成では電流源は削除されるだろうが、入力90から常時流れでる電流についていえば、pチャネル電流メモリセルが入力90に接続されnチャネル電流メモリセル

ース電極間に接続されている。トランジスタT202 のドレイン電極はソース電極が負の給電路203 へ 接続されるnチャネル電界効果トランジスタT203 のドレイン電極に開閉器S204を介して接続されて いる。開閉器S205はトランジスタT203のゲートと ドレイン電極間に接続され、一方コンデンサC203 はそのゲートとソース電極間に接続されている。 トランシスタT203のゲート電極はソース電極が負 の給電路203 に接続されるnチャネル電界効果ト ランジスタT204のゲート電極へ接続されている。 トランジスタT204のドレイン電極は正の給電路202 に電流源206 を介してそしてトランジスタ下201の ドレイン電極へ開閉器\$206を介して接続されてい る。トランジスタT203のドレイン電極は電流源205 を介して正の給電路202 へ接続されている。トラ ンジスタT202のゲート電極はソース電極が負の給 電路203 へ接続されるnチャネル電界効果トラン ジスタT205のゲート電極へ接続されている。トラ ンジスタT205のドレイン電極は出力207 と電流源 208 を介して正の給電路202 とへ接続されている。

装閒平3-100784(11)

電流原201,204,205 と206 は電流 j を発生する よう各々配置され、一方電流源208 は電流Ajを発 生するよう配置されている。トランジスクT203と T204は同じチャネル幅/チャネル長比を有するよ う配置されそれで開閉器S205が閉じられると形成 される電流ミラーは1:1の電流比を有する。ト ランジスタT202とT205により形成される電流ミラ -は1:Aの電流比を有するよう配置されている。 開閉器S202とS203は各サンプリング周期の部分φ 1の間閉じられるよう配置され、一方開閉器S201. \$204.\$205 と\$206は各サンプリング周期の部分 ø 2の間閉じられるよう配置されている。入力電流 をi、出力電流をioそしてトランジスタT201, T202, 1.とすれば、第10図示回路の動作は以下のように なる。

周期(n-1)・の部分 φ 2 の間 !₁=j+i(n-1)+(j-1₄) そして |₄=1₃=2j-1₂=2j-1₄/A =2j-(1/A)(Aj-i₄(n-1))

ような電流メモリセルは第11図に示されている。 第11(a)図は第1図から第10図までのそれと形態は 同じであるが、電流メモリセルの出力インピーダ ンスを増加させるためにカスケードのトランジス 夕を含んだ電流メモリセルを示している。それは n チャネル電界効果トランジスタT100のドレイン 電極と開閉器S101の L 端とへ接続される端子100 を具えている。トランジスクT100のソース電極は ソース電極が負の給電路101 に接続される n チャ ネル電界効果トランジスタT101のドレイン電極に 接続されている。開閉器\$101の他端はトランジス タT101のゲート電極と、nチャネル電界効果トラ ンジスタT102のゲート電極と、他端が負の給電路 101 へ接続されるコンデンサC101の 1 端とへ接続 されている。トランジスタT102のソース電極は負 の給電路101 へ接続され、一方そのドレイン電極 はnチャネル電界効果トランジスタT103のソース 電極へ接続されている。トランジスクT103のドレ イン電極はソース電極が正の給電路102 に接続さ れるpチャネル電界効果トランジスタT104のドレ

= j+io(n-1)/A それ故I,=2j+i(n-1)-(j+io(n-1)/A) = j+i(n-1)-io(n-1)/A

周期nの部分φlの間トランジスタT2を通る電流は次のようになる。

!z=2]+i(n)-!:
=2j+i(n)-(j+!(n-1)-io(n-1)/A)
=j+i(n)-i(n-1)+io(n-1)/A
そして!z=!o/A=(Aj-io(n))/A=J-io(n)/A
それ故!+i(n)-i(n-1)+io(n-1)/A

それ故i(n)-i(n-1)=-(i₀(n)+i₀(n-1))/A z ドメインに変換すると i(z)(1-z⁻¹)=-i₀(z)(1+z⁻¹)/A それ故H(z)=-A(1-z⁻¹)/(1+z⁻¹)

=j-io(n)/A

これは微分器が理想的で反転型である連続時間 微分器の双線形写像用の表現式であることがわか るであろう。

実施例のあるものの電気メモリセルはなにか他 の電流メモリセルによって置換可能である。この

インとゲート電極に接続されている。トランジスタT104のゲート電極はソース電極が正の給電路102に接続されドレイン電極がnチャネル電界効果トランジスタT106のドレインとゲートに接続される中チャネル電界効果トランジスタT105のゲート電極に接続されている。トランジスタT106のソース電極は負の給電路101に接続され、一方そのゲート電極はトランジスタT100とT103のゲート電極に接続されている。

第11(a)図示電流メモリセルは以下のように動作する。開閉器S101が閉じられると入力100 に印加された電流は感知され、コンデンサC101はトランジスタT101のゲート・ソース電位まで充電される。トランジスタT101の電流はトランジスタT100のゲート電極へ適用されるパイアス電圧を発生するパイアス電圧発生器をトランジスタT103からT106とともに形成するトランジスタT102にミラーの関係を与える。開閉器S101が開かれるとトランジスタT101は電流源として動作し、ゲート・ソース電位がコンデンサC101に蓄えられたと同じまま残るか

特別平3-100784 (12)

ら開閉器S101が閉じられていた時と同じ電流を発生する。パイアス電圧発生器の電流は同じ理由でまた維持されるだろう。コンデンサC101はトランジスタ固有のソース・ゲート間容量であってもよく、特別に形成されたコンデンサによって増大されてもよい。バイアス電圧発生器の動作の説明については本願人になる同時係属中の英国公開特許出願第2214018号(PHB 33426)を参照されたい。かくて端子100は開閉器S101が閉じられている時は電流メモリセルの入力を形成し、開閉器S101が開かれている時は電流メモリセルの出力を形成し、開閉器S101が開かれている時は電流メモリセルの出力を形成し、開閉器S101が開かれている時は電流メモリセルの出力を形成し、開閉器S101が開かれている時は電流メモリセルの出力を形成する。別の出力がトランジスタT101の電流とミラー

第11(b)図はnチャネル電界効果トランジスタT1 10のドレインとゲートに接続される入力110 を有する電流メモリセルを示している。トランジスタ T110のソース電極は負の給電路111 に接続され、一方そのゲート電極は開閉器8110を介してnチャネル電界効果トランジスタT111のゲート電極に接続されている。トランジスタT111のドレイン電極

は出力112 に接続され、一方そのソース電極は負の給電路111 に接続されている。コンデンサC111 はトランジスタT111のゲートとソース電極間に接続されている。

動作に際し入力電流は入力110 に給電され、開閉器5110が閉じられる時回路は入力電流に比例する出力112 で発生する出力電流を有する通常の電流ミラー回路として作用し、その比例定数はトランジスタT110とT111の相対的大きさに依存する。同時にトランジスタT111固有のゲート・ソース間でもよいし別に形成されたコンデンサにはトランジスタT111のゲート・ソース間電位まで充電される。開閉器5110が開かれるとコンデンサC111の電荷はトランジスタT111のゲート・ソース間電位を維持し、その結果トランジスタT111を通って開閉器が閉じられたと同じ値に保持された電流を生じる。明らかに多出力がトランジスタT111の電流とミラー関係を有して得られる。

第11(c)図はドレイン電極がnチャネル電界効果

トランジスタT121のドレイン電極に接続されるp チャネル電界効果トランジスクT120のソース電極 へ接続される入力120 を有する電流メモリセルを 示している。トランジスタT121のソース電極は負 の給電路121 に接続され、一方そのゲート電極は 別のnチャネル電界効果トランジスタT122のゲー ト電極に接続されている。トランジスタT121のド レイン電極はそのゲート電極に開閉器S121を介し て接続されている、コンデンサC121はトランジス タT121のソースとゲート電極間に接続されている。 トランジスタT122のソース電極は負の給電路121 に接続され、一方そのドレイン電極はpチャネル 電界効果トランジスタT123のドレインとゲート電 極に接続されている。トランジスタT123のソース 電極は端子122 に接続され、一方そのゲート電極 はトランジスタT120のゲート電極へ開閉器S120を 介して接続されている。

第11(c)図示電流メモリセルの構成は電流コンベアのそれと同じであることがわかるだろう。 それは開閉器\$120と\$121およびコンデンサC121を備え

ることにより修正される。さらに端子120 は開閉 器\$120と\$121が閉じられる時はx入力として、閉 閉器\$120と\$121が開かれる時はz出力として動作 する。動作に際しパイアス電圧が開閉器S120とS121 が閉じられる時入力120 で電位を生じさせる電流 コンペアの y 入力として動作する端子122 に印加 され、入力120 には蓄えられるべき電流がパイア ス電圧に等しくなるように印加される。電流コン ペアは公知のごとく、端子120 におけるインピー ダンスはかなり低く端子120 における電流の加算 は促進される。開閉器S121が閉じられている間は、 単にトランジスタT121とT122のゲート・ソース間 容量によって形成されていてもよいし、あるいは 付加されるコンデンサを含んでいてもよいコンデ ンサC121はトランジスタT121のゲート・ソース間 電位まで充電される。かくて、開閉器S120とS121 が開くと、トランジスタT121は電流出力がコンデ ンサC121の電荷の値に依存する電流源として作用 する。必要ならば別の電流出力がトランジスタT121 の電流とミラー関係がとられて用意されてもよい

特間平3-100784 (13)

し、その別の電流出力はそのトランジスタの大き さに依存するなにか必要な因子だけスケール付け がなされるだろう。

第11(d)図はpチャネル電界効果トランジスタT130 のソース電極に接続される入力130を有する別の 電流メモリセルを示している。トランジスタT130 のドレイン電極はソース電極が負の給電路131 へ 接続されるnチャネル電界効果トランジスタT131 のドレインとゲート電極に接続されている。トラ ンジスタT131 のゲート電極はソース電極が負の 給電路131 に接続されるnチャネル電界効果トラ ンジスタT132のゲート電極に開閉器\$131を介して 接続されている。コンデンサCl31はトランジスタ T132のゲートとソース電極間に接続されている。 トランジスタT132のドレイン電極はソース電極が 端子132 に接続されるpチャネル電界効果トラン ジスタT133のドレインとゲート電極に接続されて いる。トランジスタT133のゲート電極は開閉器S130 を介してトランジスタT130のゲート電極に接続さ れている。トランジスタT132のゲート電極はソー

ス電極が負の給電路13! に接続されドレイン電極 が端子133 に接続されるnチャネル電界効果トラ ンジスタT134のゲート電極に接続されている。

第11(d)図の電流メモリセルはx入力を形成する 端子130 、y入力を形成する端子132 、2出力を 形成する端子133 を備えた電流コンベアと形態が 同じであることがわかる。かくて開閉器\$130と\$131 が閉じられると、回路は電流コンペアと同じよう に動作するだろう。しかしながら、コンデンサC131 がトランジスタT132のゲート・ソース間電位まで 充電される場合、入力電流が入力130 に印加され る時は開閉器S131の開放は単にトランジスタT132 を入力から分離するのみで、そのトランジスタ132 と出力133 に接続されるトランジスタT134とは開 閉器S131が閉じられていた時に発生する電流と同 じ電流を発生し続ける。出力133 で発生する実際 の電流がトランジスタT131とT134の整合性の精度 に依存し、一方第11(c)図示回路で同じトランジス タが入力電流をモニクするのに使用され、かくて 出力電流の精度と整合をとったり精度を増加した

りするデバイスと関連する問題を削減する出力電流を発生するのに使用されるのは注目されよう。 しかしながら、この場合整合性の要求が再び含まれる時にはトランジスタT121の電流とミラー関係をとる以外電流のスケール付けはなされ得ない。 従って単にスケール付けがなされた電流が要求される時は第11(d)図の回路は同じく適切である。

第11(e)図はpチャネル電界効果トランジスタT140のソース電極に接続される入力140を有する別の電流メモリセルを示している。トランスタT140のドレイン電極はソース電極が負の給電路141に接続されるnチャネル電界効果トランジスタT141のドレイン電極に接続されている。開閉器\$141はトランジスタT141のドレインとゲート電極間に接続されている。トランジスタT141のゲート電極はソース電極が負の給電路141に接続される2つの別のnチャネル電界効果トランジスタT142のドレイン電極はソース電極がp

チャネル電界効果トランジスタT145のドレイン電 極に接続されるDチャネル電界効果トランジスタ T144のドレインとゲート電極に接続されている。 トランジスタT143のドレイン電極はソース電極が 正の給電路142 に接続されるpチャネル電界効果 トランジスタT146のドレインとゲート電極に接続 されている。pチャネル電界効果トランジスタT1 47は正の給電路142 に接続されるソース電極とp チャネル電界効果トランジスタT148のソース電極 に接続されるドレイン電極を有している。トラン ジスタT148のドレイン電極はトランジスタT147と T148のゲート電極と電流源143 を介して負の給電 路141 とへ接続されている。トランジスクT145の ソース電極は正の給電路142 に接続され、一方そ のドレイン電極はトランジスタT147のドレイン電 極とトランジスクT148のソース電極との接合点に 接続されている。

開閉器\$140と\$141が閉じられトランジスタ1142 とミラー関係にある出力分枝が用意されると、第 11(e)図示回路はその動作と特性の詳細な説明につ

特開平3-100784 (14)

いて参照されるべき本願人になる同時係属中の英国特許出願第8903705.5 号(PHB 33532) に開示されているクラス『電流コンベンアと同じである。 開閉器5140と5141が開かれる時の第11(c)図示の回路と同じようにトランジスタT141は、開閉器5140と5141が閉じられた時端子140に給電された電流を再生する電流源として作用する。

第11(f)図はpチャネル電界効果トランジスタT150のソース電極に接続される端子150を有する別の電流メモリセルを示す。トランジスタT150のドレイン電極はソース電極がnチャネル電界効果トランジスタT151のドレイン電極に接続されるnチャネル電界効果トランジスタT151のドレイン電極は持続されている。トランジスタT151のドレイン電極はトランジスタT152のゲート電極に開閉器S151を介して接続されている。トランジスタT152のソース電極は負の給電路151に接続され、一方コンテンサC151はそのゲートとソース電極間に接続される3つの別の

n チャネル電界効果トランジスタT153, T154 とT155 のゲート電極に接続されている。トランジスタT153 のドレイン電極はドレイン電極が p チャネル電界 効果トランジスタT157のドレインとゲート電極に接続される n チャネル電界効果トランジスタT156 のソース電極に接続されている。トランジスタT157 のゲート電極はトランジスタT150のゲート電極に開閉器S150を介して接続され、一方そのソース電極はノード152 に接続されている。トランジスタT151のゲート電極はトランジスタT151のゲート電極はトランジスタT156のゲート電極はトランジスタT156のゲート電極はトランジスタT156のゲート電極に接続されている。

トランジスタT154のドレイン電極はソース電極が正の給電路153 に接続される p チャネル電界効果トランジスタT158のドレインとゲート電極に接続されている。トランジスタT158のゲート電極はソース電極が正の給電路153 に接続されドレイン電極がノード152 に接続される p チャネル電界効果トランジスタT159のゲート電極に接続されている。

トランジスタT155のドレイン電極はドレイン電

極がりチャネル電界効果トランジスタT161のドレインとゲート電極に接続されるnチャネル電界効果トランジスタT160のソース電極に接続されている。トランジスタT161のソース電極は正の給電ない、一方そのゲート電極はソース電極が直の給電路153 に接続されるpチャネル電界効果トランジスタT162のゲート電極はソース電極が負の給電路151 に接続されるnチャネル電界効果トランジスタT162のドレインとゲート電極に接続かり、シンスタT163のゲート電極に接続されている。トランジスタT151、T156 とT160のゲート電極に接続されている。

Pチャネル電界効果トランジスタT164は正の給電路153に接続されるソース電極と別のPチャネル電界効果トランジスクT165のソース電極に接続されるドレイン電極とを有している。トランジスクT164のゲート電極はトランジスタT165のドレイン電極とゲート電極とに接続されている。トランジスタT165のドレイン電極は電流源154を介して

負の給電路151 に接続されている。トランジスタ T164のドレイン電極とトランジスタT165のソース 電極はノード152 に接続されている。

第11(f)図示電流メモリセルは第11(e)図示のそれと同じであるが、クラスIIの電流コンペア構成に加うるに、下側の電流ミラー回路にカスケード接続のトランジスタとそのカスケード接続トランジスタ用の適切なパイアス電圧発生手段とを有している。

明らかに電流メモリセルの他の形態が図示の後 分回路に使用されてもよいが、その必要性は1セング周期かその1部分に電流を再生知知の を感知した電流に依存した電流を再生図にはるのののである。例えば、第11(a)と(b)図に示イスを 場合のみである。例えば、第11(a)とがのに示イスを ののがメモリセルは図示のイスを用いて であるが1を性のみの電流メモリセルを だろう。両極性のみの電流メモリセルを が1極性のみの電流メモリセルを が1極性のみの電流メモリセルを が1極性のみのである。 後分回路を形成すべく組合わすことができる。

特朗平3-100784 (15)

以上本発明に係る実施例について詳細に説明してきたが、本発明はこれに限定されることはなく 請求項に記載された範囲内において各種の変形変 更の可能なことは当業者に自明であろう。

4. 図面の簡単な説明

第1図は公知の連続時間微分回路を示し、

第2図は本発明に係る微分回路第1の実施例の 回路線図を示し、

第3図は第2図と第4図から第10図までの本発 明実施例の開閉器を動作させるのに使用されるク ロック信号波形を示し、

第4図から第10図は本発明に係る微分回路第2 から第8の実施例回路線図をそれぞれ示し、

第11(a)から(f)図は第2図と第4図から第10図の 微分回路に使用される種々の電流メモリセルを示 す。


C …コンデンサ

A …差動增幅器


R …抵抗


Τ …トランジスタ


S …開閉器





特閒平3~100784 (16)

















持周平3-100784 (17)

Fig.11

